

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-022808
 (43)Date of publication of application : 26.01.2001

(51)Int.Cl.

G06F 17/50
G01R 31/28

(21)Application number : 11-193869
 (22)Date of filing : 08.07.1999


(71)Applicant : MATSUSHITA ELECTRIC IND CO LTD
 (72)Inventor : MAE YOICHIRO
 KAWAMOTO ISAO

(54) LOGIC CIRCUIT REDUCING DEVICE, METHOD AND DEVICE FOR LOGIC SIMULATION

(57)Abstract

PROBLEM TO BE SOLVED: To reduce logic corresponding to the purpose of verification at a high speed in the logic verification of a large scale circuit.

SOLUTION: Concerning this logic circuit reducing device, a device 100 for converting logic circuits is provided with a means 102 for inputting an object circuit to be verified composed of a logic circuit 101, a limit information input means 107 for supplying limit information 106 corresponding to the verification purpose and a logic reducing means 103 for reducing the inputting object circuit to be verified on the basis of the limit information. The logic simulation method simulates the operation of the logic circuit 101 in which the logic is reduced using this logic circuit reducing device.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C) 1998,2000 Japan Patent Office

THIS PAGE BLANK (USPTO)

卷之三

と、不必要的回路を削除して導かれた実装後の論理回路図

1.05 を出力する論理回路出力手段 1.04 を備えてい

る。

[0025] 次に、序を用いて第 1 の実施形態に係る論理回路回路の方法を具体的に説明する。図 2 は論理回路の部品の対象となるハードウェア記述言語を用いて記述された論理回路の記述の所である。

[0026] 図 3 は図 2 の論理回路に対するシミュレーション時の適用方法について与える論理情報の一例であ

る。

[0027] 図 3において 3.00 は时限を加える信号名、3.01 は切る时限の初期、3.02 は信号を固定して用いる場合の信号名である。

[0028] 論理回路に加える时限の初期 3.01 において、「ignore」は信号値を固定して用いることを示している。

[0029] この时限は、必要とする検証を行なう期間内に信号には値を固定して用いる場合等に使用することができます。

[0030] また、「ignore」はシミュレーション時に信号を参照する必要のない信号であることを示しており、必要と異なる検証において、値を検証する必要がない信号がある場合などに用いることができる。

[0031] 図 4 は図 2 の論理回路を、図 3 の时限情報を基にした修正作成する論理回路の記述の所である。

[0032] 図 2 に示す実施形態での論理回路部品を用いるにしたがって各部品の実施形態に係るハードウ

エアの構成の一例を示しており、図2-3において、2-3-0-1は処理されたあらゆる情報をためたディスプレイ装置、2-3-0-2は対応者があらゆる情報や処理命令を行なうためのキー-ボード、2-3-0-3はあらゆる処理を行なう中央処理装置、2-3-0-4は各解説を格納する記録装置である。

(0-0-3-3) 図2-4は輪廻手段1-0-3で実行する輪廻の解説方法を示す図である。図2-4において、2-4-0-1は輪廻情報1-0-6に処理していない項目が存在するかどうかを判定する処理、2-4-0-2は輪廻情報1-0-6から未処理の輪廻情報を選択する処理、2-4-0-3は選択した輪廻情報により指定される項目を含む該当入項または式の中心に未処理のものが存在するかどうかを判定する処理、2-4-0-4は選択した輪廻情報により指定される信号を含む該当入項または式を選択する処理、2-4-0-5は2-4-0-4で選択した式を2-4-0-2で選択した輪廻情報を用いて論理の圧縮を行なう処理、2-4-0-6は2-4-0-5で論理圧縮された式または2-4-0-4で選択した該当入項を含む文を削除する処理である。

(0-0-3-4) 2-4-0-5の式の圧縮処理では、輪廻情報が記録手段1-0-3で記録された場合に、記録手段1-0-3の記録信号の固定である場合に、記録手段1-0-3式中の指定信号を定め文を削除する処理である。

(0-0-3-5) 2-4-0-6の文の圧縮された記録情報を圧縮手段1-0-3で置き換え、該当解説に付し、論理圧縮では、

[図2]

```

1 module filter(clk,reset,re,we,rdata,wdx,sigout,sigovf);
2   input clk;
3   input reset;
4   input re;
5   input we;
6   output [7:0] rdata;
7   input [7:0] wdata;
8   input [7:0] sign;
9   output [7:0] signout;
10  output signovf;
11
12  reg [7:0] mode;
13
14  reg [8:0] signhd1;
15  reg [8:0] signhd2;
16  reg [8:0] signhd3;
17
18  always @(posedge clk) begin
19    if ( reset ) begin
20      mode = 7'b0;
21    end
22    else begin
23      mode <> we ? wdata : mode;
24    end
25  end
26
27  assign rdata = re ? mode : 8'h81;
28
29  always @ (posedge clk) begin
30    signhd1 <- mode[0] ? 8'h0 : mode[1] ? sign[7:0];
31    signhd2 <- signhd1[7:0] ? 8'h0 : mode[5] ? sign[1:0];
32    signhd3 <- signhd2[7:0] ? 8'h0 : mode[10] ? sign[7:1];
33    signhd4 <- signhd3[7:0] ? 8'h0 : mode[11] ? sign[6:1];
34    signhd5 <- signhd4[7:0] ? 8'h0 : mode[12] ? sign[5:1];
35    signhd6 <- signhd5[7:0] ? 8'h0 : mode[13] ? sign[4:1];
36    signhd7 <- signhd6[7:0] ? 8'h0 : mode[14] ? sign[3:1];
37    signhd8 <- signhd7[7:0] ? 8'h0 : mode[15] ? sign[2:1];
38
39  end
40
41  assign signout = signhd8[7:0];
42  assign signovf = signhd8[8] | signhd8[9] | signovf[0];
43
44 endmodule

```

[図3]

```

300 301 302 303
fix 8'hfa -- 303
fix 1'b0 -- 304
ignore -305

```

[図4]

```

1 module filter(clk,reset,re,we,rdata,wdx,sigout,sigovf);
2   input clk;
3   input reset;
4   input we;
5   input rdata;
6   output [7:0] wdata;
7   output sign;
8   output signovf;
9   output signhd1;
10  output signhd2;
11  output signhd3;
12
13  reg [7:0] mode;
14
15  reg [8:0] signhd1;
16  reg [8:0] signhd2;
17
18  always @(posedge clk) begin
19    assign sign = 8'hzz;
20
21    always @(posedge clk) begin
22      signhd1 <- 8'h0;
23      signhd2 <- 8'h0;
24      signhd3 <- 8'h0;
25    end
26
27    assign signout = signhd3[7:1];
28
29  end
30
31  assign signovf = signhd3[8] | signhd3[9] | signovf[0];
32
33 endmodule

```


[図7]

```

700 701 702 703 704
1 module filter(clk,reset,re,we,rdata,wdx,sigout,sigovf);
2   input clk;
3   input reset;
4   input we;
5   input rdata;
6   output [7:0] wdata;
7   output sign;
8   output signovf;
9   output signhd1;
10  output signhd2;
11  output signhd3;
12
13  reg [7:0] mode;
14
15  reg [8:0] signhd1;
16  reg [8:0] signhd2;
17
18  always @(posedge clk) begin
19    assign sign = 8'hzz;
20
21    always @(posedge clk) begin
22      signhd1 <- 8'h0;
23      signhd2 <- 8'h0;
24      signhd3 <- 8'h0;
25    end
26
27    assign signout = signhd3[7:1];
28
29  end
30
31  assign signovf = signhd3[8] | signhd3[9] | signovf[0];
32
33 endmodule

```

[図5]



[図6]

```

module system;
  .
  .
  .
  filter filter1( .clk(clk), .reset(reset), .re(re),
                 .we(we), .rdata(rdata), .wdata(wdata),
                 .sigin(sigin1), .sigout(sigout1), .sigovf1());
  filter filter2( .clk(clk), .reset(reset), .re(re2),
                 .we(we2), .rdata(rdata2), .wdata(wdata2),
                 .sigin(sigin2), .sigout(sigout2), .sigovf2());
  assign sigout = mode ? sigout1 : sigout2;
  .
  .
  .
endmodule;

```

[図9]

```

module system;
  .
  .
  .
  filter filter1( .clk(clk), .reset(reset), .re(re),
                 .we(we), .rdata(rdata), .wdata(wdata),
                 .sigin(sigin1), .sigout(sigout1), .sigovf1());
  assign rdata = 8'hzz;
  assign sigout2 = 8'h28;
  assign sigout = mode ? sigout1 : sigout2;
  .
  .
  .
endmodule;

```

[図14]

```

1. 0x80 filter remove
2. (0x80) filter mode ignore
3. (0x80).read filter.re ignore
4. (0x80).write filter.we ignore
5. PSR & 0x00 filter.sigovf ignore
  {
    1401 1402 1403
  }

```


〔図8〕

```

1 module filter(clk,reset,re,we,rdata,wdata,sigout,sigoutf);
2   input  clk;
3   input  reset;
4   input  re;
5   input  we;
6   output rdata;
7   input  [7:0] wdata;
8   input  [7:0] sigin;
9   output [7:0] sigout;
10  output sigoutf;
11
12  reg  [7:0] mode;
13  reg  [7:0] sigin1d;
14  reg  [8:0] sigin2d;
15  reg  [8:0] sigin3d;
16  reg  [8:0] sigin4d;
17
18  always @ (posedge clk) begin
19    if ( ! reset ) begin
20      mode = 7'h0;
21    end
22    else begin
23      mode <= we ? wdata : mode;
24    end
25  end
26
27  always @ (posedge clk) begin
28    sigin1 <- mode[0] ? 8'h0 : mode[1] ? sigin[7:0]
29    : 8'h100;
30    sigin2 <- mode[2] ? 8'h0 : mode[3] ? 8'h0
31    : mode[4] ? 1'b0 : mode[5] ? mode[6] ?
32    mode[7] ? mode[2] + mode[3] : mode[4] + mode[5] ?
33    mode[6] ? mode[7] : mode[1] + mode[2] + mode[3] +
34    mode[4] ? mode[1] + mode[2] + mode[3] + mode[4] :
35    mode[5] ? mode[1] + mode[2] + mode[3] + mode[4] +
36    mode[6] : mode[7];
37    assign sigout = sigin1 & mode[7];
38
39 endmodule

```

〔図8〕



〔図10〕

〔図11〕


アドレス	テストメッセージ	ソース
LD	regA or regB	アドレス
ST	regA or regB	アドレス
MOV	regA or regB or PSR	regA or regB or 定数値
ADD	regA or regB	regA or regB or 定数値
SUB	regA or regB	regA or regB or 定数値
MUL	regA or regB	regA or regB or 定数値
CMP	regA or regB	regA or regB or 定数値
BEQ	ラベル	ラベル
JMP	ラベル	ラベル
RET		
NOP		
HALT		

〔図15〕

1. filter.mode fix hold PC=L1 PC=L8
2. filter.sigout ignore initial PC=L8
3. filter.re

$\left\{ \begin{array}{l} \{ \} \\ \{ \} \end{array} \right.$	$\left\{ \begin{array}{l} \{ \} \\ \{ \} \end{array} \right.$	$\left\{ \begin{array}{l} \{ \} \\ \{ \} \end{array} \right.$
1500	1501	1502
1503	1504	1504


[図12]



[図13]

[図13]			
L0	MOV	0x1a	regA
L1	ST	regA	(0x80)
L2	MOV	0x10	regA
L3	MOV	0x00	regB
L4	SUB	regA	-1
L5	CMP	regA	regB
L6	BEQ	L8	
L7	JMP	L4	
L8	MOV	0x00	PSR
L9	HALT		
[図13]			
L10	L.D	(0x80)	regA
L11	LD	(0x10)	regB
L12	MUL	regA	regB
L13	ST	regA	(0x80)
L14	MOV	0x00	PSR
L15	HALT		

181



181

```

1. 0xC0          F1      remove
2. 0x80          F2      remove
3. (0xC0)        F1. mode
4. (0x80)        F2. mode
5. (0xC0). read  F1. re  ignore
6. (0xC0). write F1. we  ignore
7. (0x80). read  F2. re  ignore
8. (0x80). write F2. we  ignore
9. PSR & 0x00    F1.sigov, F2.sigov, ignore

```

(21)

[図18]

```

F1 set (void)
{
    char a=0xfa;
    memset(0xc0, a, 1);

    F2 set (void)
    {
        char a=0xb6;
        memset(0x80, a, 1);
    }

    main ( )
    {
        F1 set ();
        F2 set ();
        for (a=0x100; a!=0 ; a--)
    }
}

```

(22)

[図22]


```

F1
{
    remove
    F2, mode
    fix
    hold
    PC=L1
    initial
    initial
    initial
}

F2, sigovf
F2, re
fix
hold
}
}
2200 2201 2202 2203

```

[図23]




[図21]

```


L0    MOV    0xb0    regA
L1    ST     regA    (0x80)
L2    MOV    0x100   regA
L3    MOV    0x00    regB
L4    SUB    regA    -1
L5    CMP    regA    regB
L6    BEQ    L8
L7    JMP    L4
L8    HALT

```


[図24]



[図25]



〔図26〕



THIS PAGE BLANK (USPTO)